Investigadores de ciberseguridad de ETH Zurich han desarrollado una nueva variante del ataque RowHammer DRAM (memoria dinámica de acceso aleatorio) que, por primera vez, funciona con éxito contra los sistemas AMD Zen 2 y Zen 3 a pesar de mitigaciones como Target Row Refresh (TRR).
«Este resultado demuestra que los sistemas AMD son igualmente vulnerables a Rowhammer que los sistemas Intel, lo que aumenta considerablemente la superficie de ataque, considerando la cuota de mercado actual de AMD de alrededor del 36% en CPU de escritorio x86», afirman los investigadores. dicho.
La técnica ha recibido el nombre en código. Martillo Zenque también puede activar cambios de bits RowHammer en dispositivos DDR5 por primera vez.
filamartillodivulgado públicamente por primera vez en 2014, es un ataque bien conocido que explota la arquitectura de celda de memoria de DRAM para alterar datos accediendo repetidamente a una fila específica (también conocido como martilleo) para causar que la carga eléctrica de una celda se filtre a las celdas adyacentes.
Esto puede inducir cambios aleatorios de bits en filas de memoria vecinas (de 0 a 1, o viceversa), lo que puede alterar el contenido de la memoria y potencialmente facilitar la escalada de privilegios, comprometiendo la confidencialidad, la integridad y la disponibilidad de un sistema.
Los ataques aprovechan la proximidad física de estas celdas dentro de la matriz de memoria, un problema que probablemente empeore a medida que continúa el escalamiento de la tecnología DRAM y aumenta la densidad de almacenamiento.
«A medida que la DRAM continúa escalando, los cambios de bits de RowHammer pueden ocurrir con recuentos de activación más pequeños y, por lo tanto, las tasas de activación de filas de DRAM de una carga de trabajo benigna pueden acercarse o incluso superar el umbral de RowHammer», investigadores de ETH Zurich anotado en un artículo publicado en noviembre de 2022.
«Por lo tanto, un sistema puede experimentar cambios de bits o activar con frecuencia mecanismos de defensa RowHammer incluso sin que una parte malintencionada realice un ataque RowHammer en el sistema, lo que lleva a la corrupción de datos o una degradación significativa del rendimiento».
Una de las mitigaciones cruciales implementadas por los fabricantes de DRAM contra RowHammer es TRRque es un término general utilizado para los mecanismos que actualizan las filas de destino a las que se determina que se accede con frecuencia.
Al hacerlo, la idea es generar más operaciones de actualización de memoria de modo que las filas de las víctimas se actualicen antes de que se inviertan los bits o se corrijan después de que se inviertan los bits debido a los ataques de RowHammer.
ZenHammer, como TRRepaso y APLASTARevita las barreras de seguridad de TRR mediante ingeniería inversa de las funciones de dirección DRAM secreta en los sistemas AMD y adopta una sincronización de actualización mejorada y una programación de instrucciones de descarga y protección para activar cambios de bits en siete de cada 10 dispositivos Zen 2 de muestra y en seis de cada 10 dispositivos Zen 3.
El estudio también llegó a una secuencia óptima de instrucciones de martilleo para mejorar las tasas de activación de las filas con el fin de facilitar un martilleo más efectivo.
«Nuestros resultados mostraron que las cargas regulares (MOV) con CLFLUSHOPT para eliminar a los agresores del caché, emitidas inmediatamente después de acceder a un agresor (estilo ‘dispersión’), son óptimas», dijeron los investigadores.
ZenHammer tiene la distinción de ser el primer método que puede activar cambios de bits en sistemas equipados con chips DDR5 en la plataforma de microarquitectura Zen 4 de AMD. Dicho esto, sólo funciona en uno de los 10 dispositivos probados (Ryzen 7 7700X).
Vale la pena señalar que los módulos DRAM DDR5 fueron previamente considerado inmune a los ataques de RowHammer debido a que reemplazan TRR con un nuevo tipo de protección llamada gestión de actualización.
«Los cambios en DDR5, como las mitigaciones mejoradas de RowHammer, el código de corrección de errores (ECC) integrado y una frecuencia de actualización más alta (32 ms), hacen que sea más difícil activar el cambio de bits», dijeron los investigadores.
«Dada la falta de cambios de bits en nueve de cada 10 dispositivos DDR5, se necesita más trabajo para comprender mejor las potencialmente nuevas mitigaciones de RowHammer y sus garantías de seguridad».
AMD, en un boletín de seguridad, dijo que está evaluando los cambios de bits de RowHammer en dispositivos DDR5 y que proporcionará una actualización una vez finalizado.
«Los productos de microprocesador AMD incluyen controladores de memoria diseñados para cumplir con las especificaciones DDR estándar de la industria», agregado. «La susceptibilidad a los ataques RowHammer varía según el dispositivo DRAM, el proveedor, la tecnología y la configuración del sistema».