Tentorrent anunció esta semana que había firmado un acuerdo para licenciar su CPU RISC-V y su procesador IP de IA al Centro de Tecnología de Semiconductores de Vanguardia (LSTC) de Japón, que utilizará la tecnología para construir su acelerador de IA centrado en el borde. Lo más curioso del anuncio es que este acelerador contará con un diseño multichiplet y los chiplets serán fabricados por la japonesa Rapidus sobre su proceso de fabricación de 2 nmy luego será empaquetado por la misma empresa.
Según los términos del acuerdo, Tenstorrent otorgará la licencia de su procesador IP de propósito general Ascalon de grado de centro de datos a LSTC y ayudará a implementar el chiplet utilizando el proceso de fabricación de 2 nm de Rapidus. Tentorrent Ascalón es un diseño de CPU RISC-V desordenado de alto rendimiento que presenta una decodificación de ocho anchos. El núcleo Ascalon incluye seis ALU, dos FPU y dos unidades vectoriales de 256 bits y, cuando se combina con una tecnología de proceso de clase 2 nm, promete ofrecer un rendimiento bastante formidable.
Ascalon fue desarrollado por un equipo liderado por el legendario diseñador de CPU Jim Keller, actual director ejecutivo de Tenstorrent, que solía trabajar en proyectos exitosos de AMD, Apple, Intel y Tesla.
Además de las licencias IP de CPU de uso general, Tenstorrent codiseñará «el chip que redefinirá el rendimiento de la IA en Japón». Aparentemente, esto significa que LSTC no planea otorgar licencia a LSTC sobre sus núcleos RISC-V Tensix patentados diseñados para la inferencia y el entrenamiento de redes neuronales, pero ayudará a diseñar un acelerador de IA patentado generalmente para cargas de trabajo de inferencia.
«El esfuerzo conjunto de Tenstorrent y LSTC para crear un acelerador de IA de borde basado en chiplets representa una iniciativa innovadora en el primer desarrollo de chiplets entre organizaciones en la industria de semiconductores», dijo Wei-Han Lien, arquitecto jefe de los productos RISC-V de Tenstorrent. «El acelerador de IA de borde incorporará el chiplet de IA de LSTC junto con la tecnología de chiplet periférico y RISC-V de Tenstorrent. Esta estrategia pionera aprovecha las capacidades colectivas de ambas organizaciones para utilizar la naturaleza adaptable y eficiente de la tecnología de chiplet para satisfacer las crecientes necesidades de las aplicaciones de IA en el borde.»
Rapidus apunta a comenzar la producción de chips en su proceso de fabricación de 2 nm que actualmente está en desarrollo en 2027, al menos un año por detrás de TSMC y un par de años por detrás de Intel. Sin embargo, si comienza la fabricación de 2 nm en gran volumen en 2027, será un gran avance por parte de Japón, que se esfuerza por volver a ser líder mundial en semiconductores.
Construir un acelerador de IA de vanguardia basado en la IP de Tenstorrent y el nodo de producción de clase de 2 nm de Rapidus es un gran problema para LSTC, Tenstorrent y Rapidus, ya que es un testimonio de las tecnologías desarrolladas por estas tres empresas.
«Estoy muy contento de que esta colaboración haya comenzado como un proyecto real a partir de la conclusión del MOC con Tenstorrent en noviembre pasado», dijo Atsuyoshi Koike, presidente y director ejecutivo de Rapidus Corporation. «Cooperaremos no sólo en el proceso de front-end sino también en el chiplet (proceso de back-end) y trabajaremos como un ejemplo líder de nuestro modelo de negocios que realiza todo, desde el diseño hasta el proceso de back-end en un período más corto de tiempo. vez.»
