Mirando hacia adelante: TSMC ha programado que su nodo N3P de rendimiento optimizado entre en producción en masa en la segunda mitad de 2024, pero no es demasiado pronto para ver qué más tiene reservado el fabricante de chips para el futuro. Los nodos N3X, N2, N2P y A16 llegarán en 2025 y 2026, aportando diferentes puntos fuertes al mercado, como el primer uso por parte de TSMC de transistores de nanohojas de puerta completa (GAA) en N2. Luego está el A16, presentado el mes pasado, que será ideal para productos HPC con rutas de señal complejas y redes densas de suministro de energía.
La competencia para producir los chips más avanzados del mundo es feroz y la hoja de ruta de productos de TSMC promete que la batalla por la supremacía será intensa. En primer lugar, está por llegar su nodo N3P de rendimiento optimizado, que entrará en producción en masa en la segunda mitad de 2024 y será el nodo más avanzado de la compañía por un tiempo.
Sin embargo, el año que viene, TSMC introducirá dos nodos de producción que entrarán en la fabricación de gran volumen en la segunda mitad de 2025, prometiendo acelerar las ventajas de N3P. Estos nodos son N3X, un proceso de clase de 3 nm, y N2, un proceso de clase de 2 nm.
N3X es hecho a medida para aplicaciones informáticas de alto rendimiento, con un voltaje máximo de 1,2V. De acuerdo a investigación Compilados por AnandTech, los chips N3X pueden reducir el consumo de energía en un 7% al reducir Vdd de 1,0 V a 0,9 V, aumentar el rendimiento en un 5% o aumentar la densidad del transistor en aproximadamente un 10%.
N2 utiliza transistores de nanohojas de puerta integral (GAA), una novedad en TSMC, y características Rendimiento excepcional de Vdd bajo diseñado para aplicaciones móviles y portátiles. Además, las nanohojas apiladas ultrafinas de N2 ofrecen un nuevo nivel de informática energéticamente eficiente para HPC, afirma TSMC. También se agregará un riel eléctrico trasero para mejorar aún más el rendimiento.
La tecnología N2 vendrá con TSMC NanoFlex, una cooptimización de diseño y tecnología que brinda a los diseñadores flexibilidad en las celdas estándar N2, con celdas cortas que enfatizan el área pequeña y una mayor eficiencia energética, y celdas altas que maximizan el rendimiento. Los clientes pueden optimizar la combinación de celdas cortas y altas dentro del mismo bloque de diseño.
En 2026, TSMC introducirá dos nodos más: N2P (clase de 2 nm) y A16 (clase de 1,6 nm).
Se espera que N2P entregue entre un 5% y un 10% menos de potencia o un 5% – 10% más de rendimiento en comparación con el N2 original. Sin embargo, contrariamente a anuncios anteriores, N2P no incorporará una red de suministro de energía trasera, utilizando en su lugar mecanismos de suministro de energía convencionales. Esto significa que la integración de este suministro de energía avanzado se trasladará a los nodos de generación futura, incluido el A16.
TSMC Anunciado A16 el mes pasado. A16 combinará la arquitectura Super Power Rail de TSMC con sus transistores nanosheet, mejorando la densidad lógica y el rendimiento al dedicar recursos de enrutamiento frontal a las señales, lo que hace que A16 sea ideal para productos HPC con rutas de señales complejas y redes densas de entrega de energía. En comparación con el proceso N2P de TSMC, A16 proporcionará una mejora de velocidad del 8 al 10 % con el mismo Vdd (voltaje de fuente de alimentación positiva), una reducción de energía del 15 al 20 % a la misma velocidad y una mejora de la densidad del chip de hasta 1,10 veces para productos de centros de datos.
