TSMC ha estado ofreciendo su tecnología de integración System-on-Wafer, InFO-SoW, desde 2020. Por ahora, solo Cerebras y Tesla han desarrollado diseños de procesadores a escala de oblea utilizándola, ya que, si bien tienen un rendimiento y una eficiencia energética fantásticos, los procesadores a escala de oblea son extremadamente complejos de desarrollar y producir. Pero TSMC cree que no solo aumentará el uso de los diseños a escala de oblea, sino que megatendencias como la IA y la HPC requerirán soluciones aún más complejas: diseños de sistema sobre oblea apilados verticalmente.
Los procesadores a escala de oblea de Tesla Dojo, las primeras soluciones basadas en la tecnología InFO-SoW de TSMC que se encuentran en producción en masa, tienen una serie de beneficios sobre los sistemas en paquetes (SiP) típicos, incluida la conexión de núcleo a bajo ancho de banda y baja latencia. -comunicaciones centrales, muy alto rendimiento y densidad de ancho de banda, impedancia de red de suministro de energía relativamente baja, alta eficiencia de rendimiento y redundancia.
Pero con InFO-SoW y otros métodos de integración a escala de oblea, los diseñadores de procesadores tienen que depender únicamente de la memoria en el chip. Esto es perfectamente adecuado para muchas aplicaciones, pero puede que no sea suficiente para las cargas de trabajo de IA de próxima generación. Además, con InFO-SoW, toda la oblea debe procesarse utilizando una tecnología de fabricación, que puede no ser óptima o demasiado costosa para ciertos diseños.
Entonces, con su plataforma de sistema en oblea de próxima generación, TSMC planea reunir dos de sus tecnologías de empaque: InFO-SoW y System on Integrated Chips (SoIC), que le permitirán apilar memoria o lógica encima de un system-on-wafer utilizando su método Chip-on-Wafer (CoW). La tecnología CoW-SoW, que la compañía anunció en su Simposio de Tecnología de América del Norte, estará lista para su producción en masa en 2027.
Por ahora, TSMC habla principalmente de procesadores a escala de oblea nupciales con memoria HBM4. Y dado que las pilas HBM4 contarán con una interfaz de 2048 bits, su mayor integración con la lógica es algo que la industria está considerando.
«Entonces, en el futuro, el uso de integraciones a nivel de oblea [will allow] «Nuestros clientes pueden integrar aún más lógica y memoria», dijo Kevin Zhang, vicepresidente de desarrollo comercial de TSMC. «SoW ya no es una ficción, esto es algo en lo que ya trabajamos con nuestros clientes». [on] para producir algunos de los productos que ya existen. Creemos que al aprovechar nuestra avanzada tecnología de integración a nivel de oblea, podemos brindarle a nuestros clientes un camino muy importante que les permitirá continuar aumentando su capacidad para incorporar más computación, computación más eficiente desde el punto de vista energético, a su grupo de IA o [supercomputer]».