Como parte del anuncio de ganancias del primer trimestre de Samsung, la compañía describió algunos de los planes clave de su unidad de fundición para el resto del año. La compañía ha confirmado que sigue en camino de cumplir su objetivo de iniciar la producción en masa de chips con su tecnología SF3 (clase de 3 nm, segunda generación) en la segunda mitad del año. Mientras tanto, en junio, Samsung Foundry presentará formalmente su tecnología de proceso SF2 (clase de 2 nm), que ofrecerá una combinación de mejoras de rendimiento y eficiencia. Finalmente, la empresa está preparando una variación de su tecnología de clase 4 nm para integrarla en diseños 3D apilados.
SF2 se dará a conocer en junio
Samsung planea revelar detalles clave sobre su tecnología de fabricación de SF2 en el Simposio VLSI 2024 el 19 de junio. Este será el segundo nodo de proceso importante de la compañía basado en transistores de efecto de campo de canal multipuente (MBCFET) de puerta completa (GAA). . Mejorando a su predecesor, SF2 contará con un «proceso epitaxial y de integración único», que le dará al nodo de proceso un mayor rendimiento y menos fugas que los nodos tradicionales basados en FinFET (aunque Samsung no revela el nodo específico con el que lo están comparando). ).
Samsung dice que SF2 aumenta el rendimiento de los transistores estrechos en un 29% para el tipo N y un 46% para el tipo P, y los transistores anchos en un 11% y un 23% respectivamente. Además, reduce la variación global del transistor en un 26 % en comparación con la tecnología FinFET y reduce las fugas de producto en aproximadamente un 50 %. Este proceso también sienta las bases para futuros avances en tecnología a través de la colaboración mejorada de cooptimización de la tecnología de diseño (DTCO) con sus clientes.
Una cosa que Samsung no ha mencionado en el contexto de SF2 es la entrega de energía trasera, por lo que, al menos por el momento, no hay indicios de que Samsung vaya a adoptar esta función de enrutamiento de energía de próxima generación para SF2.
Samsung dice que la infraestructura de diseño para SF2 (el PDK, las herramientas EDA y la IP con licencia) estará finalizada en el segundo trimestre de 2024. Una vez que esto suceda, los socios de desarrollo de chips de Samsung podrán comenzar a diseñar productos para este nodo de producción. Mientras tanto, Samsung ya está trabajando con Arm para cooptimizar los núcleos Cortex de Arm para el proceso SF2.
SF3: En camino para la segunda mitad de 2024
Como la primera fábrica en introducir un nodo basado en GAAFET, Samsung ha estado a la vanguardia de la construcción de chips. Al mismo tiempo, sin embargo, eso también ha significado que son la primera fábrica en encontrar y resolver los inevitables problemas iniciales que vienen con un cambio de diseño de transistor tan importante. En consecuencia, si bien la tecnología de proceso SF3E de primera generación de Samsung ha estado en producción durante poco menos de dos años, los únicos chips divulgados públicamente fabricados en el proceso hasta ahora han sido chips de minería de criptomonedas relativamente pequeños, exactamente el tipo de piezas de limpiapipas que hacerlo bien en un nuevo nodo de proceso.
Pero con esa experiencia en la mano, Samsung se está preparando para pasar a fabricar chips mejores y más grandes con GAAFET. Como parte de sus anuncios de ganancias, la compañía confirmó que su nodo SF3 actualizado, que se introdujo el año pasado, sigue según lo previsto para entrar en producción en la segunda mitad de 2024.
SF3, un producto más maduro desde el principio, se está preparando para usarse en la construcción de procesadores más grandes, incluidos productos de centros de datos. En comparación con su predecesor directo, SF4, SF3 promete un aumento de rendimiento del 22 % con la misma potencia y número de transistores, o una potencia un 34 % menor con la misma frecuencia y complejidad, así como una reducción del área lógica del 21 %. En general, Samsung pone muchas esperanzas en esta tecnología, ya que es esta generación de su tecnología de clase 3 nm la que está preparada para competir con los nodos N3B y N3E de TSMC.
SF4: Listo para el apilamiento 3D
Finalmente, Samsung también está preparando una variante de su último nodo de tecnología FinFET, SF4, para su uso en el apilamiento de chiplets 3D. A medida que las mejoras en la densidad de los transistores han seguido desacelerándose, el apilamiento de chips 3D ha surgido como una forma de seguir aumentando el rendimiento general de los chips, especialmente con diseños modernos de procesadores de múltiples mosaicos.
Los detalles sobre este nodo son limitados, pero parece que Samsung está haciendo algunos cambios para tener en cuenta/optimizar el uso de chiplets fabricados con SF4 en un diseño apilado en 3D, donde los chips deben poder comunicarse tanto hacia arriba como hacia abajo. Según el informe financiero del primer trimestre de la compañía, Samsung espera completar su trabajo preparatorio en la variante SF4 de apilamiento de chips durante el trimestre actual (segundo trimestre).
